?　Cadence Certus Closure 解決方案可自動化并加速整個設計關閉周期，從幾周到一夜之間——從簽核優化到布線、STA 和提取。

　　Cadence Design Systems Inc. 的 Certus Closure 解決方案通過自動化和加速整個設計收斂周期(從簽核優化到布線、靜態時序分析 (STA) 和提取)從幾周到一夜之間實現自動化和加速，解決了日益增長的芯片級設計尺寸和復雜性挑戰。該解決方案支持具有無限容量的最大芯片設計項目，同時與當前的方法和流程相比，生產率大幅提高了 10 倍。

　　Cadence Certus Closure 解決方案緩解了設計簽核關閉瓶頸和開發當今新興應用程序(如超大規模計算、5G 通信、移動、汽車和網絡)所帶來的復雜性。在推出該解決方案之前，全芯片閉合流程涉及從全芯片組裝、靜態時序分析、優化和簽核等繁瑣的手動流程，需要數百個視圖，設計人員需要幾個月的時間才能收斂。新解決方案提供了一個完全自動化的環境，該環境大規模分布以實現卓越的優化和簽核。這允許通過與 Cadence 的 Innovus 實施系統和 Tempus 時序簽核解決方案共享的引擎進行并發的全芯片優化，消除與塊所有者的迭代循環，同時使設計人員能夠快速優化和簽核決策。此外，與 Cadence Cerebrus Intelligent Chip Explorer 結合使用，設計人員可以體驗從塊級到全芯片簽核關閉的額外生產力改進。

　　Cadence Certus Closure 解決方案為客戶提供創新的可擴展架構、增量簽核、提高的工程生產力、SmartHub 接口和 3D-IC 設計效率。

　　“今天的設計團隊每次迭代通常要花費 5 到 7 天時間來滿足芯片級簽核時間和功耗要求，而以前的方法未能提供高效設計收斂所需的團隊協作和用戶體驗，”Chin-Chi Teng 博士說， Cadence 數字與簽核事業部高級副總裁兼總經理。“我們密切關注設計社區的需求，隨著新的 Cadence Certus Closure 解決方案的發布，我們為客戶提供了一個新穎的芯片級優化和簽核環境，可在短時間內提供出色的 PPA 結果小時。借助這一全新的 Cadence 解決方案，我們能夠幫助客戶實現生產力目標并更快地將產品推向市場。”

　　Cadence Certus 閉合解決方案支持公司的智能系統設計戰略，從而實現卓越設計